THIẾT KẾ DDR3 SDRAM CONTROLLER TRÊN NỀN TẢNG FPGA

Please use this identifier to cite or link to this item: http://data.udn.vn/handle/DHDN/4456

Full metadata record

DC Field	Value	Language
dc.contributor.author	Phạm, Văn Phát	-
dc.date.accessioned	2016-05-19T09:32:18Z	-
dc.date.available	2016-05-19T09:32:18Z	-
dc.date.issued	2015	-
dc.identifier.uri	http://data.udn.vn/handle/DHDN/4456	-
dc.publisher	Đại học Đà Nẵng	-
dc.subject	memory controller	-
dc.subject	DDR3	-
dc.subject	ghi/đọc dữ liệu	-
dc.subject	giao tiếp bộ nhớ	-
dc.subject	giản đồ máy trạng thái(FSM)	-
dc.subject	ISE	-
dc.subject	FPGA	-
dc.title	THIẾT KẾ DDR3 SDRAM CONTROLLER TRÊN NỀN TẢNG FPGA	-
dc.type	Article	-
Appears in Collections:	Năm 2015

Files in This Item:

File	Size	Format
8815.pdf	94.93 kB	Adobe PDF	View/Open