Vui lòng dùng định danh này để trích dẫn hoặc liên kết đến tài liệu này:
http://data.udn.vn/handle/DHDN/4456| Nhan đề: | THIẾT KẾ DDR3 SDRAM CONTROLLER TRÊN NỀN TẢNG FPGA |
| Tác giả: | Phạm, Văn Phát |
| Từ khoá: | memory controller DDR3 ghi/đọc dữ liệu giao tiếp bộ nhớ giản đồ máy trạng thái(FSM) ISE FPGA |
| Năm xuất bản: | 2015 |
| Nhà xuất bản: | Đại học Đà Nẵng |
| Định danh: | http://data.udn.vn/handle/DHDN/4456 |
| Bộ sưu tập: | Năm 2015 |
Các tập tin trong tài liệu này:
| Tập tin | Kích thước | Định dạng | |
|---|---|---|---|
| 8815.pdf | 94.93 kB | Adobe PDF | Xem trực tuyến |
Khi sử dụng các tài liệu trong Thư viện số phải tuân thủ Luật bản quyền.